Особенности продукта

• По основным направлениям

  32- битный процессор Arm ▆ Cortex®-M0+

  Рабочая частота до 60 МГЦ

  Увеличение на Один цикл

  Датчик прерывания (NVIC)

  24- битный таймер

  Кора головного мозга ®-M0+ процессор является очень низким количеством врат, высокоэнергоэффективный процессор, то есть Предназначен для микроконтроллера и глубоко встроенных приложений, требующих оптимизации площади, Низкомощный процессор. Процессор основан на архитектуре ARMv6-M и поддерживает наборы команд для проверки большого пальца, одноциклические порты ввода/вывода, аппаратный мультипликатор и низколатентное прерывание времени отклика.

• Память на чипах

  ▆ 32 кб на чип флэш-памяти для инструкция/данные и параметры хранения

  ▆ 4 KB on-chip SRAM

  ▆ поддерживает несколько режимов загрузки

  Доступ к процессору Arm® Cortex®-M0+ и доступ к отладке имеют общий внешний интерфейс Внешние периферийные устройства AHB. Доступ к процессору имеет приоритет над доступом к отладке. Максимальное значение параметра Диапазон адресов коры головного мозга ®-M0+ составляет 4 гб, так как имеет 32- битную ширину адреса шины. Кроме того, Заранее определенная карта памяти предоставляется процессором коры tex®-M0+ для уменьшения программного обеспечения Сложность многократного внедрения различными поставщиками устройств. Вместе с тем некоторые регионы являются таковыми Используется в наружной системе Arm® Cortex®-M0+. Обратитесь к Arm® Cortex®-M0+ Technical Справочное руководство для получения дополнительной информации. На рисунке 2 в обзорной главе показана карта памяти Устройства HT32F65532G, включая код, SRAM, периферийные и другие заранее определенные области.

• Контроллер флэш-памяти-FMC

  ▆ Flash accelerator для получения максимальной эффективности

  ▆ 32-bit word programming with In System programming Interface (ISP) and In Application Программирование (мап)

  Возможность предотвращения незаконного доступа

  Контроллер флэш-памяти FMC обеспечивает все необходимые функции и буфер предварительного доступа Встроенная на чип флэш-память. Так как скорость доступа флэш-памяти ниже, чем Процессор, широкий интерфейс доступа с буфером предварительного доступа предоставляется для флэш-памяти в порядке Сократить время ожидания процессора, что приведет к задержкам выполнения инструкции процессора. Флэш-память Также предоставляются функции текстового программирования/стирания страниц.

• Блок управления-рстку

  Инспектор по поставкам

  ● Power On Reset/Power Down Reset-POR/PDR

  Сломанный детектор-БПК

  Датчик низкого напряжения-LVD

  Блок управления перезагрузкой RSTCU имеет три вида перезагрузки, питание на перезагрузку, перезагрузку системы и Разойдемся по всем постам. Мощность при перезагрузке, известная как холодная перезагрузка, перезагружает всю систему во время перезагрузки. Сброс системы перезагружает ядро процессора и периферические IP компоненты, за исключением Контроллер су-dp. Сбросы могут быть вызваны внешними сигналами, внутренними событиями и сбросом - генераторы.

• Блок управления часами-CKCU

  Внешний кристаллический осциллятор от 4 до 16 МГЦ

  Внутренний осциллятор с частотой вращения 8 МГЦ с частотой вращения до 2% при рабочем напряжении 3,3 в и 25 ° с Рабочая температура

  ▆ Internal 32 КГЦ RC осциллятор

  ▆ Integrated system clock PLL

  ▆ Independent clock divider и bits для периферийных источников часов

  Блок управления часами CKCU обеспечивает ряд функций осциллятора и часов. К их числу относятся: Высокоскоростной внутренний RC-осциллятор (HSI), высокоскоростной внешний кристаллический осциллятор (HSE), низкая скорость Внутренний RC осциллятор (LSI), фазовая петля блокировки (PLL), HSE часовой монитор, преобразователь часов, часы Мультиплексор, разделитель часов и схемы управления. Часы AHB, APB и Cortex®-M0+ Получают из системных часов (CK_SYS), которые могут быть получены из HSI, HSE, LSI или system PLL. Часовой таймер (WDT) и таймер низкой скорости (LSTM) используют LSI в качестве источника часов.

• Блок управления питанием — PWRCU

  Напряжение питания: от 2,5 в до 5,5 в

  ▆ Integrated 1.5 V LDO регулятор для MCU ядра, периферийных устройств и памяти питания

  Домены ▆ VDD и VCORE power

  Два режима экономии энергии: сон и глубокий сон

  Потребление энергии может рассматриваться как Один из наиболее важных вопросов для многих встроенных Системные приложения. Соответственно, блок управления питанием PWRCU в устройстве обеспечивает два Типы энергосберегающих режимов, которые являются режимами сна и глубокого сна. Эти режимы работы Сократить потребление энергии и позволить применение для достижения оптимального компромисса между Противоречивые требования к времени работы процессора, скорости и потребляемой мощности.

• Скорость-водитель

  Диапазон питания: VCC = 6 в ~ 40 в

  Максимальное устойчивое напряжение до 48 в

  Трехканальный полумостовый водитель: приводы 3- х высокобоковых и 3- х низкобоковых мосфетов n-типа

  ▆ Integrated 5 V LDO регулятор (VREG) с 50 ма выходного тока привода

  Датчик питания:

  ● High-side bootstrap вождение: поддерживает до 50 КГЦ PWM операции

  ● Low-side driving: 12 V линейный регулятор (V12P)

  ▆ Integrated 120ns исправлен контроль времени отключения

  Ступенчатое и низкобоковое управление

  ● High-side: High active (INHx)

  ● Low-side: Low active (INLx)

  Элементы защиты от несанкционированного доступа

  ● VCC под напряжением блокировки (VCC_UVLO)

  ● VBSTx под напряжением блокировка (VBST_UVLO)

  Блокировка напряжения (V12P_UVLO)

  Блокировка напряжения (VREG_UVLO)

  Защита от температуры (OTP)

• Внешний контроллер прерывания/события-EXTI

  Настройка до 16 линий EXTI с настраиваемым исходным кодом и типом триггера

  ▆ All GPIO pins может быть выбран в качестве триггерного источника EXTI

  Тип триггера ▆ Source включает в себя высокий уровень, низкий уровень, отрицательный край, положительный край или оба края

  ▆ Individual interrupt enable, wakeup enable и status bits для каждой линии EXTI

  ▆ Software прерывает триггерный режим для каждой линии EXTI

  ▆ Integrated deglitch фильтр для блокировки короткого импульса

  Внешний контроллер прерывания/события EXTI состоит из 16 пограничных детекторов, которые могут генерировать Пробудить события или прервать запросы самостоятельно. Каждая линия EXTI также может быть замаскирована - независимо друг от друга.

• Аналоговый цифровой конвертер-ADC

  12- битный SAR ADC двигатель

  Коэффициент конвертации до 2 MSP

  Установка до 12 внешних аналоговых входных каналов

  В прибор встроен 12- битный мультиканальный аналоговый цифровой конвертер. У нас есть Мультиплексированные каналы, включающие 12 внешних каналов, на которых может работать внешний аналоговый сигнал Поставляется и 3 внутренних канала. Если входное напряжение должно оставаться в пределах заданной величины Пороговое окно, аналоговая функция ADC watchdog будет отслеживать и обнаруживать сигнал. А вот и нет. Затем производится прерывание для информирования устройства о Том, что входное напряжение выше или ниже Установленные пороговые значения. Существует три режима преобразования аналоговых сигналов в цифровые данные. В настоящее время Преобразование A/D может осуществляться в Один выстрел, непрерывный и дискретный режимы преобразования

• Операционный усилитель-OPA

  ▆ Fixed выделенные пин ввода/вывода

  Внутренние пути выхода к преобразователю A/D или компаратору

  Калибровка смещения входного отверстия

  10- битное напряжение КСР

• Компаратор-кс/сс

  Два железнодорожно-железнодорожных компаратора

  Каждый компаратор имеет настраиваемые инвертируемые или неинвертируемые входные данные, используемые для гибкого напряжения На выбор

  ● Dedicated I/O пин

  Ссылка на внутреннее напряжение, обеспечиваемая 8- битным скалером-см2

  Выход внутреннего операционного усилителя

  Программируемый гистерез

  ▆ Programming response скорость и потребление энергии

  Выходной сигнал в системе ▆ compator может быть направлен на pin ввода/вывода или на несколько таймеров или на ввод триггера ADC

  ▆ 8- битный скалер может быть настроен на выделенный I/O для ссылки напряжения

  Настраиваемый инвертируемый вход от CMP0N, CMP1N или CVREF

  Возможность прерывания генерации с пробуждением от сна или режима глубокого сна через EXTI - контроллер

  В рамках этой системы используются два компаратора общего назначения. Они могут быть настроены Либо в качестве автономных компараторов, либо в сочетании с различными видами периферийного IP. Каждый из них Компаратор способен утверждать о перерывах в работе НВМЦ или пробуждении вгу со сна или Режим глубокого сна через блок управления событиями EXTI.

• Порты ввода/вывода-GPIO

  До 28 гпио

  ▆ Port A, B, C отображаются как 16 внешних прерываний-EXTI

  ▆ почти все пин ввода/вывода имеют настраиваемый выходной ток

  Существует до 28 булавок ввода/вывода общего назначения GPIO для реализации логического ввода/вывода - функции. Каждый из портов GPIO имеет ряд соответствующих регистров управления и конфигурации Максимальная гибкость и соответствие требованиям широкого спектра применений.

  Порты GPIO используются совместно с другими альтернативными функциями (AFs) для получения максимального эффекта Функциональная гибкость на пакетных значках. Пины GPIO могут быть использованы в качестве альтернативного функционального варианта Pins-настройка соответствующих регистров независимо от пин входа или выхода. С внешней стороны Прерывания на пинах GPIO устройства имеют соответствующие реестры управления и настройки в Внешнее устройство управления перебоями, EXTI.

• Таймер управления двигателем-MCTM

  16- битный счетчик автоматической перезагрузки вверх/вниз

  16- битный программируемый преобразователь, который позволяет разделить источник часов преобразователя по любому фактору От 1 до 65536 для генерации счетчика тактовой частоты

  Функция фиксации входных помех

  Сравнение результатов матча

  Генерация волнообразных сигналов в диапазоне от одной оси до другой с использованием режимов счета, согласованных с центром

  Выход импульсного режима

  Дополнительные выходы с программируемой загрузкой в нерабочее время

  ▆ Break input signals для утверждения выходных сигналов таймера в перезагрузке или в известном фиксированном состоянии

  Таймер управления двигателем MCTM состоит из одного 16- битного счетчика вверх/вниз, четырех 16- битного захвата / Сравнение регистров (CCRs), Один 16- битный счетчик перезагрузки регистра (CRR), Один 8- битный счетчик повторения И несколько регистров контроля/статуса. Он может использоваться для различных целей, включая ввод данных Измерение ширины импульса сигнала, генерирование выходной волны для сигналов, таких как сравнение Мероприятия, мероприятия по линии оуп или дополнительные мероприятия по линии оуп с вводом в нерабочее время. Министерство по делам женщин Способны ли вы предложить полную функциональную поддержку для управления двигателем, соединения сенсоров зала и выхода из строя - да. Вход.

• Таймер общего назначения-GPTM

  16- битный счетчик автоматической перезагрузки вверх/вниз

  До 4 независимых каналов для каждого таймера

  16- битный программируемый преобразователь, который позволяет разделить источник часов преобразователя по любому фактору От 1 до 65536 для генерации счетчика тактовой частоты

  Функция фиксации входных помех

  Сравнение результатов матча

  Генерация волнообразных сигналов в диапазоне от одной оси до другой с использованием режимов счета, согласованных с центром

  Выход импульсного режима

  Контроллер интерфейса ▆ Encoder с двумя входами с использованием квадратного декодера и режима импульса/направления

  ▆ Master/Slave-контроллер режима

  Общий таймер GPTM состоит из одного 16- битного счетчика вверх/вниз, четырех 16- битного захвата / сравнить регистры (CCRs), Один 16- битный счетчик перезагрузки регистра (CRR) и несколько контроля/статуса - в регистрах. Он может быть использован для различных целей, включая общий таймер, входной сигнал ширина импульса Измерение, генерирование выходных волн, таких как единичное генерирование импульса или PWM. В настоящее время GPTM также поддерживает интерфейс кодирования с использованием квадратного декодера с двумя входами.

• Одноканальный таймер-SCTM

  16- битный автоматический счетчик

  Один канал для каждого таймера

  16- битный программируемый преобразователь, который позволяет разделить источник часов преобразователя по любому фактору От 1 до 65536 для генерации счетчика тактовой частоты

  Функция фиксации входных помех

  Сравнение результатов матча

  Генерация волновой формы ▆ PWM в режиме счета по краям

  Одноканальный таймер SCTM состоит из одного 16- битного счетчика, одного 16- битного захвата/сравнения Регистр (CCR), Один 16- битный регистр встречной перегрузки (CRR) и несколько регистров контроля/состояния. В этом случае Может использоваться для различных целей, включая общий таймер, измерение ширины импульса входного сигнала Или генерирование выходных волн, таких как PWM.

• Таймер основной функции-BFTM

  ▆ 32-bit сравнить матч вверх-счетчик-no I/O функции управления

  ▆ One shot mode-прекращает подсчет при сравнении матча

  ▆ tive mode-перезапускается счетчик при возникновении сравнения

  Основной таймер функции BFTM-это простой 32- битный счетчик подсчета, предназначенный для измерения времени Интервалы, генерировать Один выстрел импульсов или генерировать повторные прерывания. BFTM может работать в два раза Режимы, которые повторяются и Один раз. В повторяющемся режиме счетчик запускается заново Каждый матч сравнения. BFTM также поддерживает режим одного выстрела, который будет форсировать счетчик Прекратить подсчет при возникновении события сравнения.

• Сторожевой таймер-WDT

  12- битный счетчик вниз с 3- битным преобразователем

  ▆ обеспечивает сброс системы

  Программируемая функция окна таймера сторожевого пса

  ▆ Register write protection функция

  Таймер сторожевого пса представляет собой аппаратную схему таймера времени, которая может использоваться для обнаружения системной блокировки Из-за программного обеспечения застрял в тупике. Он включает в себя 12- битный счетчик, преобразователь, WDT Реестр значений delta, схемы управления работой WDT и механизм защиты WDT. В случае, если Программное обеспечение не перезагружает значение счетчика до того, как произойдет недорасход таймера сторожевого пса, сброс будет Генерируется при переполнении счетчика. Кроме того, в случае программного обеспечения также генерируется сброс Перезагружает счетчик до достижения значения delta. Это означает, что счетчик должен быть перезагружен Когда значение таймера сторожевого пса имеет значение в ограниченном окне с использованием определенного метода. В настоящее время Счетчик таймера Watchdog может быть остановлен, когда процессор находится в режиме отладки. В отношении регистра Функция защиты записи может быть включена для предотвращения неожиданного изменения таймера сторожевого пса - конфигурация.

• Таймер низкой скорости-LSTM

  24- битный счетчик с программируемым преобразователем

  Функция охранной сигнализации

  Прерывание и контроль пробуждения

  Таймер низкой скорости, LSTM, схемы включают интерфейс APB, 24- битный счетчик, a Контрольный регистр, преобразователь, регистр сравнения и регистр состояния. Схемы LSTM расположены В домене VCORE power. Когда устройство входит в режим энергосбережения, счетчик LSTM является Используется как таймер пробуждения, позволяющий системе возобновить работу в режиме экономии энергии.

• Межинтегральная схема-I2 C

  ▆ поддерживает режимы master и slave с частотой до 1 МГЦ

  ▆ обеспечивает арбитражную функцию и синхронизацию часов

  ▆ поддерживает 7- битные и 10- битные режимы адресации и общее обращение вызовов

  ▆ поддерживает многоадресный режим рабообращения с помощью функции маски адресов

  Модуль I2 C представляет собой внутреннюю цепь, обеспечивающую связь с внешним интерфейсом I2 C, который Является отраслевым стандартным двухпроводным последовательным интерфейсом, используемым для подключения к внешнему оборудованию. Вот это да. Две последовательные линии известны как последовательная линия данных SDA, и последовательная линия часов SCL. Модуль I2 C Обеспечивает три скорости передачи данных: 100 КГЦ в стандартном режиме; 400 КГЦ в быстром режиме; 1 МГЦ в режиме Fast plus. Регистры генерации периода SCL используются для установления различных типов Реализация рабочего цикла для импульса SCL.

  Линия SDA, которая подсоединена непосредственно к шине I2 C, представляет собой двустороннюю линию передачи данных между ними Master и slave устройства и используется для передачи и приема данных. Модуль I2 C также имеет Функция обнаружения арбитража и синхронизации часов для предотвращения ситуаций, когда больше, чем Один мастер пытается одновременно передавать данные на автобус I2 C.

• Последовательный периферический интерфейс-SPI

  ▆ поддерживает как мастер, так и раб режимы

  Частота до (fPCLK/2) МГЦ в основном режиме и (fPCLK/3) МГЦ в рабовом режиме

  Глубина: 8 уровней

  Операция с несколькими хозяевами и несколькими рабами

  Последовательный периферический интерфейс SPI обеспечивает функцию передачи и получения данных протокола SPI И мастер, и раб. Интерфейс SPI использует 4 пин, среди которых последовательный ввод данных и Выходные линии мисо и моси, часовой линии SCK, и раб выбрать линию SEL. Одно устройство SPI Действует в качестве мастера, который контролирует поток данных, используя сигналы SEL и SCK для указания начала Передача данных и частота выборки данных. Для получения битов данных, упорядоченные данные Биты фиксируются на определенном тактовом крае и хранятся в регистре данных или в RX FIFO. Информация о компании Передача осуществляется аналогичным образом, но в обратном порядке. Режим выявления неисправностей Обеспечивает возможность работы с несколькими мастер-приложениями.

• Универсальный асинхронный передатчик-UART

  Многоступенчатая последовательная связь, работающая с частотой бод до (fPCLK/16) МГЦ

  Доскональная дуплексная связь

  Автоматически программируемые серийные характеристики связи, включая:

  Длина словосочетания: 7, 8 или 9- битный символ

  ● quota: Even, odd or no- bit generation and detection

  ● Stop bit: 1 или 2 остановки бит генерации

  ● Bit заказ: LSB-first или MSB-first transfer

  Обнаружение ошибок: паритета, перерасхода и ошибки кадров

  Универсальный асинхронный приемопередатчик UART обеспечивает гибкие полные дуплексные данные Обмен с использованием асинхронной передачи. UART используется для перевода данных между параллельными и Последовательный интерфейс, который обычно используется для стандартной связи RS232. На периферии уарта Функция поддерживает прерывание состояния линии. Программа может обнаружить статус ошибки UART путем чтения Статус UART & Прерви регистрацию флагов, урсифр. Статус включает в себя тип и Состояние операций передачи данных, а также несколько погрешностей, возникающих в результате паритета, перерасхода, Обрамление и срыв событий.

• Универсальный синхронный асинхронный передатчик-USART

  ▆ поддерживает как asynchronous, так и clocked synchronous serial communications mode

  Частота до (fPCLK/16) МГЦ для асинхронного режима и (fPCLK/8) МГЦ для синхронного режима

  Доскональная дуплексная связь

  Автоматически программируемые серийные характеристики связи, включая:

  Длина словосочетания: 7, 8 или 9- битный символ

  ● quota: Even, odd or no- bit generation and detection

  ● Stop bit: 1 или 2 остановки бит генерации

  ● Bit заказ: LSB-first или MSB-first transfer

  Обнаружение ошибок: паритета, перерасхода и ошибки кадров

  Режим автоматического управления потоками оборудования-РТС, CTS

  Инкодер и декодер

  ▆ RS485 режим с выходом включить контроль

  Глубина: 8- й уровень как для приемника, так и для передатчика

  Универсальный синхронный асинхронный приемопередатчик USART обеспечивает гибкость Полный двухуровневый обмен данными с использованием синхронной или асинхронной передачи. К этому привыкли Перевод данных между параллельными и последовательными интерфейсами, и обычно используется для стандарта RS232 Связь с общественностью. Периферическая функция USART поддерживает четыре типа прерывания, включая линию Прерывание статуса, пустое прерывание передатчика FIFO, пороговый уровень ресивера достигает прерывания И перерыв во времени. Модуль USART включает 8- уровневый передатчик FIFO, TX_FIFO и 8- уровневый ресивер FIFO (RX_FIFO). Программа может определить статус ошибки USART путем чтения Статус и статус Прервите регистрацию флага, USRSIFR. Статус включает в себя тип и состояние Операций передачи данных, а также несколько погрешностей, возникающих в результате Обрамление и срыв событий.

• Циклическая проверка избыточности-CRC

  Полинома CRC16:0x8005, X16 + X15 + X2 + 1 + 1 + 1

  Полинома CCITT CRC16:0x1021, X16 + X12 + X5 + 1

  ▆ поддерживает IEEE-802.3 CRC32 полинома: 0x04C11DB7, X32 + X26 + X23 + X22 + X16 + X11 + X10 + X8 + X7 + X5 + X4 + X2 + X + 1

  Поддержка 1's дополнение, байт назад & Битная обратная операция на данных и контрольной сумме

  ▆ поддерживает байт, полуслово & Размер данных word

  Начальное значение исходного семенного материала CRC

  ▆ CRC вычисления выполнены в 1 AHB часовой цикл для 8- битных данных и 4 AHB часовой цикл для 32- битных Информация о компании

  ▆ поддерживает PDMA для завершения вычисления блока памяти в соответствии с КПР

  Расчетное устройство CRC представляет собой метод обнаружения ошибок алгоритм испытания и используется для проверки данных Корректность передачи или хранения данных. Расчет КПР производится с использованием потока данных или блока данных В качестве его ввода и генерирует 16- битный или 32- битный выходной остаток. Обычно поток данных задыхается С помощью кода CRC и используется в качестве контрольной суммы при отправке или хранении. Таким образом, получено или Восстановленный поток данных рассчитывается тем же полиномом генератора, как описано выше. Если новый Результат кода CRC не совпадает с результатом, рассчитанным ранее, что означает, что поток данных содержит a Ошибка в данных.

• Периферийный прямой доступ к памяти-PDMA

  ▆ 6 каналы с триггерным группированием исходного кода

  ▆ 8- битная, 16- битная и 32- битная передача данных по ширине

  ▆ поддерживает режимы линейного адреса, кругового адреса и фиксированного адреса

  Программируемый приоритет канала 4 уровня

  Режим автоматической перезагрузки

  ▆ поддерживает триггерные источники: ADC, SPI, USART, UART, I2 C, MCTM, GPTM, SCTM и запрос программного обеспечения

  Периферическая схема прямого доступа к памяти PDMA перемещает данные между периферией И системная память на автобусе AHB. Каждый канал PDMA имеет исходный адрес, пункт назначения Адрес, длина блока и количество переводов. PDMA может исключить вмешательство процессора и избежать его Прерываю текущее обслуживание. Это улучшает производительность системы, так как программное обеспечение не нужно Для подключения каждой операции перемещения данных.

• Аппаратный делитель-DIV

  ▆ Signed/unsigned 32- разрядный делитель

  Расчет производится в 8 тактовых циклах, нагрузка-в 1 тактовый цикл

  ▆ Division с помощью флага нулевой ошибки

  Делитель представляет собой усеченное подразделение и требует наличия программного обеспечения, срабатывающего сигналом запуска посредством управления "В начале" Немного в контрольном журнале. Флаг завершения вычисления делителя будет установлен на 1 после 8 тактовых циклов, однако, если данные регистра делителей равны нулю во время расчета, деление на Флаг нулевой ошибки будет установлен в 1.

• Поддержка отладки

  Порт отладки проволоки-swu-dp

  ▆ 4 компараторы для аппаратных сбоев или кодовых/буквальных патчей

  ▆ 2 компараторы для аппаратных точек наблюдения

• Упаковка и рабочая температура

  ▆ 48-pin LQCP-ep и 32-pin QFN пакеты

  Диапазон температур от -40 до 105 градусов